Разработчик FPGA Verilog/SystemVerilog

Занимаемся разработкой материнских плат, видеокамер, коммутаторов и т.п. оборудования.

Основной долгоиграющий продукт в работе: Микроконтроллер SSD (asic) диска.

Есть первая рабочая версия.

Вторая версия почти готова к отправке на фабрику. 

Планируем уже разработку третей версии.
Там нужно будет принять участие в пересмотре архитектуры продукта.
Сейчас под ARM, планируем RISC-V, но это не точно:-)

Чем занимаемся:

• • Разработка конфигураций для FPGA Xilinx Zynq/UltraScale+;
• • Встраивание сторонних IP-блоков, разработка собственных IP-блоков;
• • Оптимизация проекта по быстродействию и занимаемым ресурсам;
• • Отладка интерфейсов взаимодействия FPGA и встроенного процессора ARM
• • Поддержка наследуемого кода, поиск и исправление в нем ошибок
• • Добавление в существующие модули новых функциональных возможностей;

как пример задачи: разработка контроллера NVME.

Пожелания по опыту/навыкам:

• Знание Verilog;
• Опыт написания тестбенчей с формированием отчетов;
• Опыт работы с Xilinx (ISE/Vivado) / Altera (Intel) (Quartus);
• Опыт работы с ПЛИС со встроенными процессорными ядрами (Xilinx Zynq, Intel Cyclone V SoC, Arria 10 SoC);

Команда:

• 5 разработчиков ПЛИС. Verilog/SystemVerilog + смежные команды (математики, физдизайнеры).
• 2 верификатора.
• Redmine/Jira, git.

Условия:

• Склоняемся больше к офисной работе. Но готовы обсудить и удалёнку/полуудалёнку)
• Место работы: м.Алексеевская, 5 мин.пешком от метро, 15 минут от платформы Рижская.
• График работы: Пятидневка. 8-часовой рабочий день. Обычно с 10 до 19.
• По деньгам: ориентир от 150+ т.р. в месяц.
• Всё в белую.