Разработчик FPGA Verilog/SystemVerilog (Москва, офис)

Основной долгоиграющий продукт в работе на данный момент: Микроконтроллер SSD диска.
У нас первая версия микроконтроллера приехала из Тайваня.
Сейчас задачи планируются на разработку второй версии, с учетом "косяков" первой и изменений в технологии).

Чем занимаемся:
• Разработка конфигураций для FPGA Xilinx Zynq/UltraScale+;
• Встраивание сторонних IP-блоков, разработка собственных IP-блоков;
• Верификация RTL модели, написание тестов;
• Оптимизация проекта по быстродействию и занимаемым ресурсам;
• Отладка интерфейсов взаимодействия FPGA и встроенного процессора ARM
• Поддержка наследуемого кода, поиск и исправление в нем ошибок
• Добавление в существующие модули новых функциональных возможностей;
• Отладка, настройка и испытание разработанных устройств;

Задача инженера на сейчас:
подхватить разработку контроллера NVME (разобраться в имеющемся коде и дописать контроллер NVME. Текущая готовность – примерно 60%).

Пожелания по опыту/навыкам:
• Опыт построения и верификации цифровых схем;
• Знание Verilog;
• Опыт написания тестбенчей с формированием отчетов;
• Опыт работы с Xilinx (ISE/Vivado) / Altera (Intel) (Quartus);
• Опыт работы с ПЛИС со встроенными процессорными ядрами (Xilinx Zynq, Intel Cyclone V SoC, Arria 10 SoC);
• Временной анализ и опыт написания временных ограничений (Timing Constraints);
• Английский язык – чтение документации.

Команда:
4 разработчика ПЛИС. Verilog/SystemVerilog + смежные команды (математики, физдизайнеры).
2 верификатора.
4 схемотехника.
2 системных программиста.
Redmine/Jira, git/gitlab.

Мы готовы обсудить удалённое сотрудничество.
Место работы: Центральный офис: (м.Алексеевская, 5 мин.пешком от метро).
График работы: Пятидневка. 8-часовой рабочий день. Обычно с 10 до 19.
По деньгам: ориентир от 150 т.р. в месяц + премии.
Все в белую.